Рабочая программа микроконтроллеры mcs 51. Микроконтроллеры MCS–51. Cтруктурная схема, АЛУ, память данных. Резидентная память программ и данных

В настоящее время различными фирмами выпускается множество модификаций и аналогов этого семейства, как фирмой Intel, так и другими производителями, тактовая частота и объем памятивозросли в десятки раз и продолжают повышаться. Дополняется и набор встроенных в БИС модулей, в большое число современных моделей встроен рези- дентный быстродействующий АЦП, имеющий до 12, а сейчас может быть и более разря- дов. Но в основе семейства МСS51 БИС 8051, 80С51, 8751, 87С51, 8031, 80С31 фирмы Intel, первые образцыкоторыхбыли выпущеныв 1980 году.

Микроконтроллеры семейства MCS51 выполнены по высококачественной n-МОП технологии (серия 8ХХХ, аналог - серия 1816 в России и Белоруссии) и k-МОП техноло- гии (серия 8ХСХХ, аналог - серия 1830). Второй символ, следующий за 8 означает: 0 – РПЗУ на кристалле нет, 7 – РПЗУ объемом 4К с ультрафиолетовым стиранием. Третий символ: 3 – ПЗУ накристалленет, 5 – если нетРПЗУ, то на кристалле масочное ПЗУ.

И так 80С51 – БИС по k-МОП технологии с масочным ПЗУ на кристалле, 8031 – БИС n-МОП без памяти программ (ПЗУ, РПЗУ) на кристалле, 8751 – БИС n-МОП с ре- зидентным (размещенным на кристалле) РПЗУ с ультрафиолетовым стиранием. Мы да- лее и будем рассматривать БИС 8751, делая, если нужно оговорки об отличиях других схем, приводя те параметры, которые были опубликованы для первых серийных БИС. Дополнительную информацию о всех современных модификациях Вы, при необходимо- сти, можете найти в фирменных справочниках и технической документации.

А. Общие характеристики и назначение выводов

Основу семейство MCS51 составляет пять модификаций МК (имеющих идентич- ные основные характеристики), основное различие между которыми состоит в реали- зации памяти программ и мощности потребления (см. таблицу 3.1). Микроконтоллер восьмиразрядный, т.е. имеет команды обработки восьмиразрядных слов, имеет Гарвард- скую архитектуру, тактовая частота у базовых образцов семейства составляет 12 МГц.

Таблица 3.1.

Микро- схемы

Внутренняя память про- грамм, байт

Тип памяти программ

Внутренняя память данных, байт

Тактовая частота, МГц

Ток потреб- ления, мА

МК 8051 и 80С51 содержат масочно-программируемое при изготовлении кристалла ПЗУ памяти программ емкостью 4096 байт и рассчитаны на применение в массовой продукции. МК 8751 содержит РПЗУ емкостью 4096 байт с ультрафиолетовым стиранием и удобна на этапе разработки системы при отладке программ, а также при производстве не- большими партиями или при создании систем, требующих в процессе эксплуатации пе-

риодической подстройки.

МК 8031 и 80С31 не содержат встроенной памяти программ. Они, как и описанные ранее модификации могут использовать до 64 Кбайт внешней памяти программ и эффек- тивно использоваться в системах, требующих существенно большего по объему (чем 4 Кбайт на кристалле) ПЗУ памяти программ.

Каждый МК семейства содержит резидентную память данных емкостью 128 байт с возможностью расширения общего объема оперативной памяти данных до 64 Кбайт за счет использования внешних ИС ОЗУ.

    центральный восьмиразрядный процессор;

    память программ объемом 4 Кбайт (только 8751 и 87С51);

    память данных объемом 128 байт;

    четыре восьмиразрядных программируемых порта ввода-вывода;

    два 16-битовых многорежимных таймера/счетчика;

    систему автовекторных прерываний с пятью векторами и двумя программно управ- ляемыми уровнями приоритетов;

    последовательный интерфейс, включающий универсальный дуплексный приемопе- редатчик, способный функционировать в четырех режимах;

    тактовый генератор.

Система команд МК содержит 111 базовыхкомандс форматом1, 2, или 3 байта. Микроконтроллер имеет:

    32 регистра общего назначения РОН, организованных как четыре банка по восемь регистров с именами R0… R7, выбор того или иного банка определяется программой пу- тем установки соответствующих бит в регистре состояния программы PSW;

    128 программно-управляемых флагов (битовый процессор, см. далее);

    набор регистров специальных функций, управляющих элементами МК. Существуют следующие режимы работы микроконтроллера:

1). Общий сброс. 2).Нормальное функционирование. 3).Режим пониженно- го энергопотребления и режимхолостого хода. 4). Режим программирования ре- зидентного РПЗУ, если оно есть.

Мы здесь основное внимание уделим первым двум режимам работы, подробное описаниесоставаи работыМКвовсех режимахприведено в приложенииП1.

РОН и зона битового процессора расположены в адресном пространстве рези- дентной ОЗУ с адресами от 0 до80h.

В верхней зоне адресов резидентной оперативной памяти расположены регистры спе- циальных функций (SFR, Special Function Registers). Их назначение приведено в табл. 3.2.

Таблица 3.2.

Обозначение

Наименование

Аккумулятор

Регистр В

Регистр состояния программы

Указатель стека

Указатель данных. 2 байта:

Младший байт

Старший байт

Регистр приоритетов прерываний

Регистр разрешения прерываний

Регистр режимов таймера/счетчика

Регистр управления таймера/счетчика

Таймер/счетчик 0. Старший байт

Таймер/счетчик 0. Младший байт

Таймер/счетчик 1. Старший байт

Таймер/счетчик 1. Младший байт

Управление последовательным портом

Буфер последовательного порта

Управление потреблением

* - регистры, допускающие побитовую адресацию

Кратко рассмотрим функции регистров SFR, приведенных в таблице 3.2.

Аккумулятор АCC - регистр аккумулятора. Команды, предназначенные для рабо-

ты с аккумулятором, используют мнемонику "А", например, MOV А, Р2 . Мнемоника "АСС" используется, к примеру, при побитовой адресации аккумулятора. Так, символи- ческое имя пятого бита аккумулятора при использовании ассемблера А5М51 будет сле- дующим: АСС. 5. .

Регистр В . Используется во время операций умножения и деления. Для других инструкций регистр В может рассматриваться как дополнительный сверхоперативный регистр.

Регистр состояния программы PSW содержит информацию о состоянии про- граммы и устанавливается частично автоматически по результату выполненной опера- ции, частично пользователем. Обозначение и назначение разрядов регистра приведены соответственно в таблицах 3.3 и 3.4.

Таблица 3.3.

Обозначение

Таблица 3.4.

Обозна- чение

Назначение битов

Доступ к биту

Флаг переноса. Изменяется во время выполнения ряда арифметических и логических инструкций.

Аппаратно или программно

Флаг дополнительного переноса. Аппаратно уста- навливается/сбрасывается во время выполнения инструкций сложения или вычитания для указания переноса или заема в бите 3 при образовании младшего полубайта результата (D0-D3).

Аппаратно или программно

Флаг 0. Флаг, определяемый пользователем.

Программно

Программно

Указатель банка рабочих регистров

Программно

Банк 0 с адресами (00Н - 07Н) Банк 1 с адресами (08Н – 0FН) Банк 2 с адресами (10Н - 17Н) Банк 3 с адресами (18Н – 1FН)

Флаг переполнения. Аппаратно устанавливается или сбрасывается во время выполнения арифмети- ческих инструкций для указания состояния пере- полнения

Аппаратно или программно

Резервный. Содержит триггер, доступный по запи- си и чтению, который можно использовать

Бит четности. Аппаратно сбрасывается или уста- навливается в каждом цикле инструкций для указа- ния четного или нечетного количества разрядов ак- кумулятора, находящихся в состоянии "1".

Аппаратно или программно

Указатель стека - 8-битовый регистр, содержимое которого инкрементирует- ся перед записью данных в стек при выполнении команд PUSH и CALL. При начальном сбросе указатель стека устанавливается в 07Н, а область стека в ОЗУ данных начинается с адреса 08Н. При необходимости путем переопределения указателя стека область стека может быть расположена в любом месте внутреннего ОЗУ данных микроконтроллеры.

Указатель данных DPTR состоит из старшего байта (DPH) и младшего байта

(DPL). Содержит 16-битовый адрес при обращении к внешней памяти. Может использо-

ваться как 16-битовый регистр или как два независимых восьмибитовых регистра.

Порт0 - ПортЗ. Отдельными битами регистров специальных функций Р0, Р1, Р2, РЗ являются биты -"защелки" выводов портовР0, Р1, Р2, РЗ.

Буфер последовательного порта SBUF представляет собой два отдельных реги- стра: буфер передатчика и буфер приемника. Когда данные записываются в SBUF, они поступают в буфер передатчика, причем запись байта в SBUF автоматически иницииру- ет его передачу через последовательный порт. Когда данные читаются из SBUF, они вы- бираются из буфера приемника.

Регистры таймера. Регистровые пары (ТН0, ТL0) и (ТН1, TL1) образуют 16-

битовые счетные регистры соответственно таймера/счетчика 0 и таймера/счетчика 1.

Регистры управления. Регистры специальных функций IР, IЕ, ТМOD, ТСОN, SCON и РСОN содержат биты управления и биты состояния системы прерываний, тай-

меров/счетчиков и последовательного порта. Они будут подробно рассмотрены далее.

RxD TxD INT0 INT1 T0 T1 WR

P1.2 P1.3 P1.4 P1.5 P1.6 P1.7

RST BQ2 BQ 1 EA

P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7

P2.0 P2.1 P2.2 P2.3 P2.4 P2.5 P2.6 P2.7

P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7

МК при функционировании обеспечивает:

    минимальное время выполнения команд сложения-1 мкс;

    аппаратное умножение и деление с минимальным време- нем выполнения - 4 мкс.

В МК предусмотрена возможность задания частоты внутреннего генератора с помощью кварца, LС-цепочки или внешнего генератора.

Расширенная система команд обеспечивает побайтовую и побитовую адресацию, двоичнуюи двоично-десятичную арифметику, индикацию пере- полнения и определения четности/нечетности, воз- можность реализации логического процессора.

Важнейшей и отличительной чертой архитек- туры семейства MCS51 является то, что АЛУ может наряду с выполнением операций над 8-разрядными типами данных манипулировать одноразрядными данными. Отдельные программно-доступные биты могут быть установлены, сброшены или заменены их дополнением, могут пересылаться, проверяться и

Рис.3.2. Внешние выводы

микроконтроллера

использоваться в логических вычислениях. Тогда как поддержка простых типов данных (при сущест-

вующей тенденции к увеличению длины слова) может с первого взгляда показаться ша- гом назад, этокачестводелает микроконтроллеры семействаMCS51 особенно удобными для применений, в которых используются контроллеры. Алгоритмы работы по- следних по своей предполагают наличие входных и выходных булевых переменных, которые сложно реализовать при помощи стандартных микропроцессоров. Все эти свой- ства в целом называются булевым процессором семейства MCS51. Благодаря такому мощному АЛУ набор инструкций микроконтроллеры семейства MCS51 одинаково хоро- шо подходит как для применений управления в реальном масштабе времени, так и для ал- горитмов с большим объемом данных.

Схемотехническое изображение микроконтроллера представлено на рис. 3.2. В ба- зовом варианте он упакован в 40-выводной DIP корпус. Рассмотрим назначение выводов.

Начнем с выводов питания «0 В» и «5 В» , по которым он получает основное пита- ние. Ток потребления приведен в табл. 3.1.

Вывод «RST» - сброс микроконтроллера. При подаче на этот вывод активного вы- сокого уровня запускается режим общего сброса и МК производит следующие действия:

Устанавливает счетчик команд PC и все регистры специальных функций, кроме защелок портов Р0-РЗ, указателя стека SP и регистра SBUF, в ноль;

    указатель стека принимает значение равное 07Н;

    запрещает все источники прерываний, работу таймеров-счетчиков и последовательного

    выбирает БАНК 0 ОЗУ, подготавливает порты Р0-РЗ для приема данных и опре-

деляет выводы ALE и РМЕ как входы для внешней синхронизации;

      в регистрах специальных функций PCON, IP и IE резервные биты при- нимают случайные значения, а все остальные биты сбрасываются в ноль;

      в регистре SBUF устанавливаются случайные значения.

      устанавливает фиксаторы-защелки портов Р0-РЗ в "1".

Состояния регистров микроконтроллера после сброса приведены в таблице 3.5.

Таблица 3.5.

Информация

Неопределенная

0ХХХ0000В для k-MOП 0XXXXXXXB для n-МОП

Вывод RST имеет и альтернативную функцию. Через него подается резервное питания для сохранения неизменным содержимого ОЗУ микроконтроллера при снятии основного.

Выводы BQ1, BQ2 предназначены для подключения кварцевого резонатора, оп- ределяющего тактовую частоту работы МК.

Вывод ЕА` (E xternal A dress внешний адрес) - предназначен для активизации ре- жима чтенияуправляющих кодов из внешней памяти программ, при подаче на этот вывод активного низкогоуровня. Вывод имеет иальтернативное назначение (функцию). На него подается напряжение программирования РПЗУ в режиме программирования.

Вывод PME (P rogram M emory E nable разрешение памяти программ ) - предна- значен для управления циклом чтения из памяти программ и автоматически активизиру- ется МК в каждом машинном цикле.

Вывод ALE (A dress L ength E nable разрешение младшего адреса) стробирует вы- вод младшей части адреса по порту Р0. Вывод используется и при программировании РПЗУ, при этом на него подается стробирующий процесс программирования импульс.

МК содержит четыре группы портов: Р0, Р1, Р2, и Р3. Это оставшиеся из 40-авыводов микроконтроллера. Эти порты могут служитьдля побитного ввода – вывода информации, но помимо этого каждый из них имеет свою специализацию. Обобщенная функциональная схе- ма порта представлена на рис. 3.3. Порт содержит выходные ключи на полевых транзисторах, подключенные к выводу, переключатель функций, защелку на D-триггере и логику управле- ния. Взащелку по внутреннейшине МК можетбытьзаписана единица илиноль. Эта инфор- мация через переключатель функций поступает на выходные ключи и вывод МК. В состоя- нии единицы оба транзистора N и N1 закрыты, но открыт N2. В состоянии нуля N открывает-

ся, а N2 закрывается. В момент, когда порт выполняет альтернативную функцию, на которую онспециализирован, состояние защелкис вывода снимается. Микроконтроллер отдельно мо- жет считать состояние защелки порта и состояние его вывода, установленное внешним сигна- лом. Для этого в ассемблере МК имеются специальные команды, активизирующие соответст- вующие линии. Для чтения состояния вывода в защелку соответствующего порта должна

быть предварительно записана

От внутрен-

Управление Защелка

Переключатель функций

Vcc

Выходные

единица. При активизации линии «чтение защелки» на выходе ячейки «И», к которой подключенаэта линияпоявля-

ней шины МК D Q

Запись в защелку C Q

Чтение защелки

Вывод порта

ется состояние защелки, по- ступающее на внутреннюю шину МК, при активизации

«чтение вывода» - состояние внешнего вывода порта.

Порт Р0 – универсаль- ный двунаправленный порт

ввода-вывода. За этим портом

закреплена функция организа- ции внешних шин адресов и

Рис. 3.3. Функциональная схема порта микроконтроллера

данных для расширенияпамя- ти программ и памяти данных

микроконтроллера. Когда идет обращение к внешней памяти программ или выполняется ко- манда обращения к внешней памяти данных, на выводах порта устанавливается младшая часть адреса (А0…А7), которая стробируется высоким уровнем на выводе ALE. Затем, при записи в память данных, записываемая информация с внутренней шины МК поступает на выводы порта Р0. В операциях чтения, наоборот, информация с выводов порта поступает на внутреннюю ши- ну. Особенностью порта Р0 является отсутствие «подтягивающего» транзистора N2, обеспечи- вающего подачу питания на вывод. При записи в защелку порта единицы он просто переводит- ся в высокоимпедансное состояние, что необходимо для нормальной работы шины данных. При необходимости запитывать через вывод какие либо внешние устройства, следует преду- сматривать внешние резисторы от цепей питания на вывод порта.

Порт Р1 – универсальный двунаправленный порт ввода-вывода без альтернатив- ных функций.

Порт Р2 – универсальный двунаправленный портввода-вывода, в качестве альтер- нативной функции осуществляющий выдачу старшей части адреса (А8…А15) при обра- щении к внешней памяти.

Порт Р3 – универсальный двунаправленный порт ввода-вывода, каждый бит кото- рого предусматривает выполнениеразличныхальтернативных функций. Приэтом альтер- нативные функции реализуются только в том случае, если в защелки выводов порта запи- саны единицы, в противном случае выполнение альтернативных функций блокируется. Перечислим их раздельно для каждого бита:

Р3.0 RxD (R ead eX ternal D ate, читать внешние данные) – вход встроенного после- довательного приемо-передатчика.

Р3.1 ТxD (T ype eX ternal D ate, передавать внешние данные) – выход встроенного последовательного приемо-передатчика.

Р3.2 INT0` (INT errupt, прерывание) – вход внешнего прерывания 0.

Р3.3 INT1` – вход внешнего прерывания 1.

Р3.4 С/T0 – вход нулевого встроенного таймера/счетчика.

Р3.5 С/T1 – вход первого встроенного таймера/счетчика.

Р3.6 WR` (W rite, писать) – вывод управления циклом записи в памяти данных.

Р3.7 RD` (R ead, читать) – вывод управления циклом чтения из памяти данных.

Выводы портаР1, Р2 и Р3 способны в единице выдавать тококоло0.2мА и принимать в нуле ток 3 мА, выводы порта Р0 мощнее и способны в единице выдавать ток около 0.8мА и при- нимать в нуле ток 5 мА. Краткая информация о назначении выводов микроконтроллера приведе- на в таблице 3.6.

Таблица 3.6.

Обозначение

Назначение вывода

8-разрядныи двунаправленный порт Р1. Вход адреса А0-А7 при проверке внутреннего ПЗУ (РПЗУ)

вход/ выход

Сигнал общего сброса. Вывод резервного пита- ния ОЗУ от внешнего источника (для 1816)

8-разрядный двунаправленный порт P3 с допол- нительными функциями

вход/ выход

Последовательные данные приемника - RхD

Последовательные данные передатчика - ТхD

Вход внешнего прерывания 0- INТ0`

Вход внешнего прерывания 1-INT1`

Вход таймера/счетчика 0: - Т0

Вход таймера/счетчика 1: - Т1

Выход стробирующего сигнала при записи во внешнюю память данных: - WR`

Выход стробирующего сигнала при чтении из внешней памяти данных – RD`

Выводы для подключения кварцевого резонато- ра.

выход вход

Общий вывод

8-разрядный двунаправленный порт Р2. Выход адреса А8-А15 в режиме работы с внешней па- мятью. В режиме проверки внутреннего ПЗУ выводы Р2.0 - Р2.6 используются как вход адреса А8-А14. Вывод Р2.7 - разрешение чтения ПЗУ.

вход/ выход

Разрешение программной памяти

Выходной сигнал разрешения фиксации адреса. При программировании РПЗУ сигнал: PROG

вход/ выход

Блокировка работы с внутренней памятью. При программировании РПЗУ подается сигнал UРR

вход/ выход

8-разрядный двунаправленный порт Р0. Шина адреса/данных г работе с внешней памятью. Вы- ход данных D7-D0 в режиме проверки внутрен- него ПЗУ (РПЗУ).

вход/ выход

Вывод питания от источника напряжения +5В

Система команд ОМЭВМ предоставляет большие возможности обработки данных, обеспечивает реализацию логических, арифметических операций, а также управление в режиме реалиного времени. Реализована побитовая, потетрадная (4 бита), побайтовая (8 бит) и 16-разрядная обработка данных. БИС семейства MCS-51 - 8-разрядная ОМЭВМ: ПЗУ, ОЗУ, регистры специального назначения, АЛУ и внешние шины имеют байтовую организацию. Двухбайтовые данные используются только регистром-указателем (DPTR) и счетчиком команд (РС). Следует отметить, что регистр-указатель данных может быть использован как двухбайтовый регистр DPTR или как два однобайтовых регистра специального назначения DPH и DPL. Счетчик команд всегда используется как двухбайтовый регистр. Набор команд ОМЭВМ имеет 42 мнемонических обозначения команд для конкретизации 33 функций этой системы. Синтаксис большинства команд ассемблерного языка состоит из мнемонического обозначения функции, всед за которым идут операнды, указывающие методы адресации и типы данных. Различные типы данных или режимы адресации определяются установленными операндами, а не изменениями мнемонических обозначений. Систему команд условно можно разбить на пять групп:
  • Арифметические команды;
  • Логические команды;
  • Команды передачи данных;
  • Команды битового процессора;
  • Команды ветвления и передачи управления.
Существуют следующие типы адресации операндов-источников:
  • Регистровая адресация
  • Прямая адресация
  • Косвенно-регистровая адресация
  • Непосредственная адресация
  • Косвенно-регистровая адресация по сумме базового и индексного регистров
Арифметические команды В наборе команд имеются следующие арифметические операции: сложение, сложение с учетом флага переноса, вычитание с заемом, инкременирование, декременирование, сравнение, десятичная коррекция, умножение и деление. В АЛУ производятся действия над целыми числами без знака. В двухоперандных операциях: сложение (ADD), сложение с переносом (ADDC) и вычитание с заемом (SUBB) аккумулятор является первым операндом и принимает результат операции. Вторым операндом может быть рабочий регистр выбранного банка рабочих регистров, регистр внутренней памяти данных с косвенно-регистровой и прямой адресацией или байт непосредственных данных. Указанные операции влияют на флаги: пеполнения, переноса, промежуточного переноса и флаг четности в слове состояния процессора (PSW). Использование разряда переноса позволяет многократно повысить точность при операциях сложения (ADDC) и вычитания (SUBB). Выполнение операций сложения и вычитания с учетом знака может быть осуществлено с помощью программного управления флагом переполнения (OV) регистра PSW. Флаг промежуточного переноса (АС) обеспечивает выполнение арифметических операций в двоично-десятичном коде. Операции инкременирования и декременирования на флаги не влияют. Операции сравнения не влияют ни на операнд назначения, ни на операнд источника, но они влияют на флаги переноса. Существуют три арифметические операции, которые выполняются только на аккумуляторе: две команды проверки содержимого аккумулятора А (JZ, JNZ), и команда десятичной коррекции при сложении двоично-десятичных кодов. При операции умножения содержимое аккумулятора А умножается на содержимое регистра В и результат размещается следующим образом: младший байт в регистре В, старший - в регистре А. В случае выполнения операции деления целое от деления помещается в аккумулятор А, остаток от деления - в регистр В. Логические команды с байтовыми переменными Система команд позволяет реализовать логические операции: "И", "ИЛИ", "ИСКЛЮЧАЮЩЕЕ ИЛИ" на регистре-аккумуляторе (А) и байте-источнике. Вторым операндом (байтом-источником) при этом может быть рабочий регистр в выбранном банке рабочих регистров; регистр внутреннего ОЗУ, адресуемый с помощью косвенно-регистровой адресации; прямоадресуемые ячейки внутреннего ОЗУ и регистры специального назначения; непосредственная величина. Указанные логические операции могут быть реализованы на любом прямоадресуемом регистре внутреннего ОЗУ или регистре специального назначения с использованием в качестве второго операнда содержимого аккумлятора А или непосредственных данных. Существуют логические операции, которые выполняются только на аккумуляторе: сброс и инвертирование всех восьми разрядов А; циклический сдвиг влево и впрво; циклический сдвиг влево и вправо с учетом флага переноса; обмен местами старшей и младшей тетрад (ниблов) внутри аккумулятора. Команды передачи данных Таблицы символов (кодов), зашитые в ПЗУ программы могут быть выбраны с помощью команд передачи данных с использованием косвенной адресации. Байт константы может быть передан в аккумулятор из ячейки памяти программ, адресуемой суммой базового регистра (PC или DPTR) и индексного регистра (содержимого А). Это обеспечивает, например, удобное средство реализации алгоритма преобразования кода ASCII в семисегментный код. Любая ячейка 256-байтового блока внешнего ОЗУ данных может быть выбрана с использованием косвенно-регистровой адресации через регистры указатели R0 или R1 (выбранного банка рабочих регистров). Ячейка внутри адресного пространства 64 Кбайт внешнего ОЗУ также может быть выбрана с использованием косвенно-регистровой адресации через регистр-указатель данных DPTR. Команды передачи между прямоадресуемыми регистрами позволяют заносить величину из порта в ячейку внутреннего ОЗУ без использования рабочих регистров или аккумулятора. В логическом процессоре любой прямоадресуемый бит может быть помещен в бит переноса и наоборот. Содержимое аккумулятора может быть обменено с содержимым рабочих регистров (выбранного банка) и с содержимым адресуемых с помощью косвенно-регистровой адресации ячеек внутреннего ОЗУ, а также с содержимым прямо-адресуемых ячеек внутреннего ОЗУ и с содержимым регистров специального назначения. Младший нибл (разряды 3-0) содержимого аккумулятора, может быть обменен с младшим ниблом содержимого ячеек внутреннего ОЗУ, выбираемых с помощью косвенно-регистровой адресации. Команды битового процессора Битовый процессор является частью архитектуры МК семейства MCS51 и его можно рассматривать как независимый процессор побитовой обработки. Битовый процессор выполняет набор команд, имеет свое побитово-адресуемое ОЗУ и свой ввод-вывод. Команды, оперирующие с битами, обеспечивают прямую адресацию 128 битов (0-127) в шестнадцати ячейках внутреннего ОЗУ (ячейки с адресами 20Н-2FH) и прямую побитовую адресацию регистров специального назначения, адреса которых кратны восьми. Каждый из отдельно адресуемых битов может быть установлен в "1", сброшен в "0", инвертирован, проверен. Могут быть реализованы переходы: если бит установлен; если бит не установлен; переход, если бит установлен, со сбросом этого бита; бит может быть перезаписан в (из) разряда переноса. Между любым прямоадресуемым битом и флагом переноса могут быть произведены логические операции "И", "ИЛИ", где результат заносится в разряд флага переноса. Команды побитовой обработки обеспечивают реализацию сложных функций комбинаторной логики и оптимизацию программ пользователя. Команды ветвления и передачи управления Адресное пространство памяти программ не имеет страничной организации, что позволяет свободно перемщать фрагменты программы внутри адресного пространства, при этом не требуется перезасылка (изменение) номера страницы. Перемещение отдельных фрагментов программы обеспечивает возможность использования перемещаемых программных модулей различными программами. Команды 16-разрядных переходов и вызовов подпрограмм позволяют осуществлять переход в любую точку адресного пространства памяти программ объемом 64 Кбайт. Команды 11-разрядных переходов и вызовов подпрограмм обеспечивают переходы внутри программного модуля емкостью 2 Кбайт. В системе команд имеются команды условных и безусловных переходов относительно начального адреса слеующей программы в пределах от (РС)-128 до (ЗС)+127. Команды проверки отдельных разрядов позволяют осуществлять условные переходы по состоянию "0" или "1" прямоадресуемых битов. Команды проверки содержимого аккумулятора (на ноль/не ноль) позволяют осуществлять условные переходы по содержимому А. Косвенно-регистровые переходы в системе команд обеспечивают ветвление относительно базового регистра (содержимого DPTR или РС) со смещением, находящимся в аккумуляторе А. Регистровая адресация Регистровая адресация используется для обращения к восьми рабочим регистрам выбранного банка рабочих регистров (эти же регистры могут быть выбраны с помощью прямой адресации и косвенно-регистровой адресации как обычные ячейки внутреннего ОЗУ данных). Регистровая адресация используется для обращения к регистрам А, В, АВ (сдвоенному регистру), DPTR и к флагу переноса С. Использование регистровой адресации позволяет получать двухбайтовый эквивалент трехбайтовых команд прямой адресации. Прямая адресация Прямая байтовая адресация используется для обращения к ячейкам внутренней памяти (ОЗУ) данных (0-127) и к регистрам специального назначения. Прямая побитовая адресация используется для обращения к отдельно адресуемым 128 битам, расположенным в ячейках с адресами 20H-2FH и к отдельно адресуемым битам регистров специального назначения. Старший бит байта кода прямого адрема выбирает одну из двух групп отдельно адремуемых битов, расположенных в ОЗУ или регистрах специального назначения. Прямо адресуемые биты с адресами 0-127 (00H-7FH) расположены в блоке из 16 ячеек внутреннего ОЗУ, имеющих адреса 20H-2FH. Указанные ячейки последовательно пронумерованы от младшего бита младшего байта до старшего бита старшего байта. Отдельно адресуемые биты в регистрах специального назначения пронумерованы следующим образом: пять старших разрядов адреса совпадают с пятью старшими разрядами адреса самого регистра, а три младших - определяют местоположение отдельного ибта внутри регистра. Косвенно-регистровая адресация Косвенно-регистровая адресация используется для обращения к ячейкам внутренннего ОЗУ данных. В качестве регистров-указателей используется регистры R10, R1 выбранного банка регистров. В командах PUSH и POP используется содержимое указателя стека (SP). Косвенно-регистровая адресация используется также для обращения к внешней памяти данных. В этом случае с помощью регистров-указателей R0 и R1 (выбранного банка рабочих регистров) выбирается ячейка из блока в 256 байт внешней памяти данных. Номер блока предварительно задается содержимым порта Р2. 16-разрядный указатель данных (DPTR) может быть использован для обращения к любой ячейке адресного пространства внешней памяти данных объемом до 64 Кбайт. Непосредственная адресация Непосредственная адресация позволяет выбрать из адресного пространства памяти программ константы, явно указанные в команде. Косвенно-регистровая адресация по сумме базового и индексного регистров Косвенно-регистровая адресация по сумме: базовый регистр плюс индексный регистр (содержимое аккумулятора А) упрощает просмотр таблиц, зашитых в памяти программ. Любой байт из таблицы может быть выбран по адресу, определяемому суммой содержимого DPTR или РС и содержимого А. Таблица обозначений и символов, используемых в системе команд
Обозначение, символ Назначение
А Аккумулятор
Rn Регистры текущего выбранного банка регистров
r Номер загружаемого регистра, указанног в команде
direct Прямо адресуемый 8-битовый внутренний адрес ячейка данных, который может быть ячейкой внутреннего ОЗУ данных (0-127) или SFR (128-255)
@Rr Косвенно адресуемая 8-битовая ячейка внутреннего ОЗУ данных
data8 8-битовое непосредственное да ное, ходящее в КОП
dataH Старшие биты (15-8) непосредственных 16-битовых данных
dataL Младшие биты (7-0) непосредственных 16-битовых данных
addr11 11-битовый адрес назначения
addrL Младшие биты адреса назначения
disp8 8-битовый байт смещения со знак м
bit Бит с прямой адресацией, адрес которого содержит КОП, находящийся во внутреннем ОЗУ данных или SFR
a15, a14...a0 Биты адреса назначения
(Х) Содержимое элемента Х
((Х)) Содержимое по адресу, хранящемуся в элементе Х
(Х)[M] Разряд М элемента Х
+ - * / AND OR XOR /X Операции: сложения вычитания умножения деления логического умножения (операция И) логического сложения (операция ИЛИ) сложения по модулю 2 (исключающее ИЛИ) инверсия элемента Х

Мнемонические обозначения функций однозначно связаны с конкретными комбинациями способов адресации и типами данных. Всего в системе команд возможно 111 таких сочетаний. В таблице приведен перечень команд, упорядоченных по алфавиту.

Мнемоника Функция Флаги
Команда ACALL Абсолютный вызов подпрограммы
Команда ADD A, <байт-источник> Сложение AC, C, OV
Команда ADDC A, <байт-источник> Сложение с переносом AC, C, OV
Команда AJMP Абсолютный переход
Команда ANL <байт-назначения>, <байт-источникa> Логическое "И"
Команда ANL C, <байт-источникa> Логическое "И" для переменных-битов
Команда CJNE <байт-назначения>, <байт-источник>, <смещение> Сравнение и переход, если не равно C
Команда CLR A Сброс аккумулятора
Команда CLR Сброс бита C, bit
Команда CPL A Инверсия ак умуля ора
Команда CPL Инверсия бита C, bit
Команда DA A Десятичная коррекция аккумулятора для ложения AC, C
Команда DEC <байт> Декремент
Команда DIV AB Деление C, OV
Команда DJNZ <байт>, <смещение> Декремент и переход, если не равно нулю
Команда INC <байт> Инкремент
Команда INC DPTR Инкремент указателя данных
Команда JB , Переход, если бит установлен
Команда JBC , Переход, если бит установлен и сброс этого бита
Команда JC Переход, если перенос установлен
Команда JMP @A+DPTR Косвенный переход
Команда JNB , Переход, если бит не установлен
Команда JNC Переход, если перенос не установлен
Команда JNZ Переход, если содержимое аккумулятора не равно нулю
Команда JZ Переход, если содержимое аккумулятора равно 0
Команда LCALL Длинный вызов
Команда LJMP Длинный переход
Команда MOV <байт-назначения>, <байт-источника> Переслать переменную-байт
Команда MOV <бит-назначения>, <бит-источника> Переслать бит данных C
Команда MOV DPTR,#data16 Загрузить указатель данных 16-битовой константой
Команда MOVC A,@A+() Переслать байт из памяти программ
Команда MOVX <байт приемника>, <байт источника> Переслать во внешнюю память (из внешней памяти) данных
Команда MUL AB Умножение C, OV
Команда NOP Нет операции PC
Команда ORL <байт-назначения>, <байт-источникa> Логическое "ИЛИ" для перемнных-байтов
Команда ORL C, <бит источникa> Логическое "ИЛИ" для переменных-битов C
Команда POP Чтение из стека
Команда PUSH Запись в стек
Команда RET Возврат из подпрограммы
Команда RETI Возврат из прерывания
Команда RL A Сдвиг содержимого аккумулятора влево
Команда RLC A Сдвиг содержимого аккумулятора влево через флаг переноса
Команда RR A Сдвиг содержимого аккумулятора вправо
Команда RRC A Сдвиг содержимого аккумулятора вправо через флаг переноса C
Команда SETB Установить бит C
Команда SJMP <метка> Короткий переход
Команда SUBB A, <байт источника> Вычитание с заемом AC, C, OV
Команда SWAP A Обмен тетрадами внутри аккумулятора
Команда XCH A, <байт> Обмен содержимого аккумулятора с переменной-байтом
Команда XCHD A,@R1 Обмен тетрадой
Команда XRL <байт-назначения>, <байт-источникa> Логическое "ИСКЛЮЧАЮЩЕЕ ИЛИ" для перемнных-байтов

Система команд ОМЭВМ предоставляет большие возможности обработки данных, обеспечивает реализацию логических, арифметических операций, а также управление в режиме реалиного времени. Реализована побитовая, потетрадная (4 бита), побайтовая (8 бит) и 16-разрядная обработка данных.

БИС семейства MCS-51 - 8-разрядная ОМЭВМ: ПЗУ, ОЗУ, регистры специального назначения, АЛУ и внешние шины имеют байтовую организацию. Двухбайтовые данные используются только регистром-указателем (DPTR) и счетчиком команд (РС). Следует отметить, что регистр-указатель данных может быть использован как двухбайтовый регистр DPTR или как два однобайтовых регистра специального назначения DPH и DPL. Счетчик команд всегда используется как двухбайтовый регистр.

Набор команд ОМЭВМ имеет 42 мнемонических обозначения команд для конкретизации 33 функций этой системы.

Синтаксис большинства команд ассемблерного языка состоит из мнемонического обозначения функции, всед за которым идут операнды, указывающие методы адресации и типы данных. Различные типы данных или режимы адресации определяются установленными операндами, а не изменениями мнемонических обозначений.

Систему команд условно можно разбить на пять групп:

Существуют следующие типы адресации операндов-источников:

  • Косвенно-регистровая адресация по сумме базового и индексного регистров

Таблица обозначений и символов, используемых в системе команд

Обозначение, символ Назначение
А Аккумулятор
Rn Регистры текущего выбранного банка регистров
r Номер загружаемого регистра, указанного в команде
direct Прямо адресуемый 8-битовый внутренний адрес ячейка данных, который может быть ячейкой внутреннего ОЗУ данных (0-127) или SFR (128-255)
@Rr Косвенно адресуемая 8-битовая ячейка внутреннего ОЗУ данных
data8 8-битовое непосредственное данное, входящее в КОП
dataH Старшие биты (15-8) непосредственных 16-битовых данных
dataL Младшие биты (7-0) непосредственных 16-битовых данных
addr11 11-битовый адрес назначения
addrL Младшие биты адреса назначения
disp8 8-битовый байт смещения со знаком
bit Бит с прямой адресацией, адрес которого содержит КОП, находящийся во внутреннем ОЗУ данных или SFR
a15, a14...a0 Биты адреса назначения
(Х) Содержимое элемента Х
((Х)) Содержимое по адресу, хранящемуся в элементе Х
(Х)[M] Разряд М элемента Х

+
-
*
AND
OR
XOR
/X
Операции:
сложения
вычитания
умножения
деления
логического умножения (операция И)
логического сложения (операция ИЛИ)
сложения по модулю 2 (исключающее ИЛИ)
инверсия элемента Х

Мнемонические обозначения функций однозначно связаны с конкретными комбинациями способов адресации и типами данных. Всего в системе команд возможно 111 таких сочетаний. В таблице приведен перечень команд, упорядоченных по алфавиту.

Мнемоника Функция Флаги
Команда ACALL Абсолютный вызов подпрограммы
Сложение AC, C, OV
Сложение с переносом AC, C, OV
Команда AJMP Абсолютный переход
Логическое "И"
Логическое "И" для переменных-битов C
Сравнение и переход, если не равно C
Команда CLR A Сброс аккумулятора
Команда CLR Сброс бита C, bit
Команда CPL A Инверсия аккумулятора
Команда CPL Инверсия бита C, bit
Команда DA A Десятичная коррекция аккумулятора для сложения AC, C
Команда DEC <байт> Декремент
Команда DIV AB Деление C, OV
Команда DJNZ <байт>, <смещение> Декремент и переход, если не равно нулю
Команда INC <байт> Инкремент
Команда INC DPTR Инкремент указателя данных
Команда JB , Переход, если бит установлен
Команда JBC , Переход, если бит установлен и сброс этого бита
Команда JC Переход, если перенос установлен
Команда JMP @A+DPTR Косвенный переход
Команда JNB , Переход, если бит не установлен
Команда JNC Переход, если перенос не установлен
Команда JNZ Переход, если содержимое аккумулятора не равно нулю
Команда JZ Переход, если содержимое аккумулятора равно 0
Команда LCALL Длинный вызов
Команда LJMP Длинный переход
Переслать переменную-байт
Переслать бит данных C
Команда MOV DPTR,#data16 Загрузить указатель данных 16-битовой константой
Команда MOVC A,@A+() Переслать байт из памяти программ
Переслать во внешнюю память (из внешней памяти) данных

Архитектура семейства MCS-51 в значительной мере предопределяется ее назначением - построение компактных и дешевых цифровых устройств. Все функции микроЭВМ реализуются с помощью единственной микросхемы. В состав семейства MCS-51 входит целый ряд микросхем от самых простых микроконтроллеров до достаточно сложных. Микроконтроллеры семейства MCS-51 позволяют выполнять как задачи управления различными устройствами, так и реализовывать отдельные узлы аналоговой схемы. Все микросхемы этого семейства работают с одной и той же системой команд , большинство из них выполняется в одинаковых корпусах с совпадающей цоколевкой (нумерация ножек для корпуса). Это позволяет использовать для разработанного устройства микросхемы разных фирм — производителей (таких как Intel, Dallas, Atmel, Philips и т.д.) без переделки принципиальной схемы устройства и программы .

Рисунок 1. Структурная схема контроллера К1830ВЕ751

Структурная схема контроллера представлена на рисунке 1. и состоит из следующих основных функциональных узлов: блока управления, арифметико-логического устройства, блока таймеров/счетчиков, блока последовательного интерфейса и прерываний, программного счетчика, памяти данных и памяти программ. Двусторонний обмен осуществляется с помощью внутренней 8-разрядной магистрали данных. Рассмотрим подробнее назначение каждого блока. По такой схеме построены практически все представители семейства MCS-51 . Различные микросхемы этого семейства различаются только регистрами специального назначения (в том числе и количеством портов). Система команд всех контроллеров семейства MCS-51 содержит 111 базовых команд с форматом 1, 2 или 3 байта и не изменяется при переходе от одной микросхемы к другой. Это обеспечивает прекрасную переносимость программ с одной микросхемы на другую.

Блок управления и синхронизации

Блок управления и синхронизации (Timing and Control) предназначен для выработки синхронизирующих и управляющих сигналов, обеспечивающих координацию совместной работы блоков ОЭВМ во всех допустимых режимах ее работы.В состав блока управления входят:

  • устройство формирования временных интервалов,
  • логика ввода-вывода,
  • регистр команд,
  • регистр управления потреблением электроэнергии,
  • дешифратор команд, логика управления ЭВМ.

Устройство формирования временных интервалов предназначено для формирования и выдачи внутренних синхросигналов фаз, тактов и циклов. Количество машинных циклов определяет продолжительность выполнения команд. Практически все команды ОЭВМ выполняются за один или два машинных цикла, кроме команд умножения и деления, продолжительность выполнения которых составляет четыре машинных цикла. Обозначим частоту задающего генератора через F г. Тогда длительность машинного цикла равна 12/F г или составляет 12 периодов сигнала задающего генератора. Логика ввода - вывода предназначена для приема и выдачи сигналов, обеспечивающих обмен информации с внешними устройствами через порты ввода вывода Р0-Р3.

Регистр команд предназначен для записи и хранения 8-ми разрядного кода операции выполняемой команды. Код операции, с помощью команд и логики управления ЭВМ, преобразуется в микропрограмму выполнения команды.

Регистр управления потреблением (PCON ) позволяет останавливать работу микроконтроллера для уменьшения потребления электроэнергии и уменьшения уровня помех от микроконтроллера. Еще большего уменьшения потребления электроэнергии и уменьшения помех можно добиться, остановив задающий генератор микроконтроллера. Этого можно достичь при помощи переключения бит регистра управления потреблением PCON. Для варианта изготовления по технологии n-МОП (серия 1816 или иностранных микросхем, в названии которых в середине отсутствует буква "c") регистр управления потреблением PCON содержит только один бит, управляющий скоростью передачи последовательного порта SMOD, а биты управления потреблением электроэнергией отсутствуют.

Вместе со статьей "Архитектура микроконтроллеров MCS-51" читают:


http://сайт/MCS51/tablms.php


http://сайт/MCS51/SysInstr.php


http://сайт/MCS51/port.php

АРХИТЕКТУРА МИКРОКОНТРОЛЛЕРОВ СЕМЕЙСТВА MCS -51

Конспект лекций по курсам

«Микропроцессоры в системах контроля», «Микропроцессорная техника»

«Микропроцессорные средства и системы»

для студентов всех форм обучения специальностей

072000 – Стандартизация и сертификация

210200 – Автоматизация технологических процессов

230104 – Системы автоматизированного проектирования

Тамбов 2005

ВВЕДЕНИЕ.. 3

1. СТРУКТУРА МИКРОКОНТРОЛЛЕРА INTEL 8051. 3

1.1. Организация памяти. 5

1.2. Арифметико-логическое устройство. 6

1.3. Резидентная память программ и данных. 7

1.4. Аккумулятор и регистры общего назначения. 8

1.5. Регистр слова состояния программы и его флаги. 9

1.6. Регистры-указатели. 10

1.7. Регистры специальных функций. 11

1.8. Устройство управления и синхронизации. 11

1.9. Параллельные порты ввода/вывода информации. 12

1.10. Таймеры/счетчики. 13

1.11. Последовательный порт. 18

1.11.1. Регистр SBUF.. 18

1.11.2. Режимы работы последовательного порта. 18

1.11.3. Регистр SCON.. 19

1.11.4. Скорость приёма/передачи. 21

1.12. Система прерываний. 22

2. СИСТЕМА КОМАНД МИКРОКОНТРОЛЛЕРА INTEL 8051. 26

2.1. Общие сведения. 26

2.1.1. Типы команд. 27

2.1.2. Типы операндов. 28

2.1.3. Способы адресации данных. 30

2.1.4. Флаги результата. 31

2.1.5. Символическая адресация. 32

2.2. Команды передачи данных. 33

2.2.1. Структура информационных связей. 33

2.2.2. Обращение к аккумулятору. 33

2.2.3. Обращение к внешней памяти данных. 34

2.2.4. Обращение к памяти программ.. 34


2.2.5. Обращение к стеку. 35

2.3. Арифметические операции. 35

2.4. Логические операции. 39

2.5. Команды передачи управления. 43

2.5.1. Длинный переход. 43

2.5.2. Абсолютный переход. 43

2.5.3. Относительный переход. 44

2.5.4. Косвенный переход. 44

2.5.5. Условные переходы.. 44

2.5.6. Подпрограммы.. 47

2.6. Операции с битами. 48

Контрольные вопросы... 49

ЛИТЕРАТУРА.. 50

Приложение СИСТЕМА КОМАНД INTEL 8051. 51

ВВЕДЕНИЕ

С 80-х годов 20 века в микропроцессорной технике выделился самостоятельный класс интегральных схем – однокристальные микроконтроллеры, которые предназначены для встраивания в приборы различного назначения. От класса однокристальных микропроцессоров их отличает наличие внутренней памяти, развитые средства взаимодействия с внешними устройствами.

Широкое распространение получили 8-разрядных однокристальные микроконтроллеры семейства MCS-51. Это семейство образовалось на основе микроконтроллера Intel 8051, получившего большую популярность у разработчиков микропроцессорных систем контроля благодаря удачно спроектированной архитектуры. Архитектура микроконтроллера это совокупность внутренних и внешних программно доступных аппаратных ресурсов и системы команд.

В последствии фирма Intel выпустила около 50 моделей на базе операционного ядра микроконтроллера Intel 8051. Одновременно многие другие фирмы, такие как Atmel, Philips начали производство своих микроконтроллеров разработанных в стандарте MCS-51. Существует также и отечественный аналог микроконтроллера Intel 8051 - микросхема К1816ВЕ51.

2. СТРУКТУРА МИКРОКОНТРОЛЛЕРА INTEL 8051

Микроконтроллер Intel 8051 выполнен на основе высокоуровневой n-МОП технологии. Его основные характеристики следующие:

· восьмиразрядный центральный процессор, оптимизированный для реализации функций управления;

· встроенный тактовый генератор (максимальная частота 12 МГц);

· адресное пространство памяти программ - 64 Кбайт;

· адресное пространство памяти данных - 64 Кбайт;

· внутренняя память программ - 4 Кбайт;

· внутренняя память данных - 128 байт;

· дополнительные возможности по выполнению операций булевой алгебры (побитовые операции);

· 2 шестнадцатиразрядных многофункциональных таймера/счетчика;

· полнодуплексный асинхронный приемопередатчик (последовательный порт);

· векторная система прерываний с двумя уровнями приоритета и пятью источниками событий.

Рисунок 1 - Структурная схема микроконтроллера Intel 8051

Основу структурной схемы (рис. 1) образует внутренняя двунаправленная 8-разрядная шина, которая связывает между собой основные узлы и устройства микроконтроллера: резидентную память программ (RPM), резидентную память данных (RDM), арифметико-логическое устройство (ALU), блок регистров специальных функций, устройство управления (CU), параллельные порты ввода/вывода (P0-P3), а также программируемые таймеры и последовательный порт.

2.1. Организация памяти

Данный микроконтроллер имеет встроенную (резидентную) и внешнюю память программ и данных. Резидентная память программ (RPM) имеет объем 4 Кбайт, резидентная память данных (RDM) – 128 Байт.


В зависимости от модификации микроконтроллера RPM выполняется в виде масочного ПЗУ, однократно программируемого либо репрограммируемого ПЗУ.

При необходимости пользователь может расширять память программ установкой внешнего ПЗУ. Доступ к внутреннему или внешнему ПЗУ определяется значением сигнала на выводе ЕА (External Access):

EA=VCC (напряжение питания) - доступ к внутреннему ПЗУ;

EA=VSS (потенциал земли) - доступ к внешнему ПЗУ.

Внешняя память программ и данных может составлять по 64 Кбайт и адресоваться с помощью портов P0 и P2. На рис.2 представлена карта памяти Intel 8051.

Рисунок 2 - Организация памяти Intel 8051

Строб чтения внешнего ПЗУ - (Program Store Enable) генерируется при обращении к внешней памяти программ и является неактивным во время обращения к ПЗУ, расположенному на кристалле.

Область нижних адресов памяти программ (рис. 3) используется системой прерываний. Архитектура микросхемы INTEL 8051 обеспечивает поддержку пяти источников прерываний. Адреса, по которым передается управление по прерыванию, называются векторами прерывания.

Рисунок 3 - Карта нижней области программной памяти

2.2. Арифметико-логическое устройство

8-битное арифметико-логическое устройство (ALU) может выполнять арифметические операции сложения, вычитания, умножения и деления; логические операции И, ИЛИ, исключающее ИЛИ, а также операции циклического сдвига, сброса, инвертирования и т. п. К входам подключены программно-недоступные регистры T1 и T2, предназначенные для временного хранения операндов, схема десятичной коррекции (DCU) и схема формирования признаков результата операции (PSW).

Простейшая операция сложения используется в ALU для инкрементирования содержимого регистров, продвижения регистра-указателя данных (RAR) и автоматического вычисления следующего адреса резидентной памяти программ. Простейшая операция вычитания используется в ALU для декрементирования регистров и сравнения переменных.

Простейшие операции автоматически образуют “тандемы” для выполнения таких операций, как, например, инкрементирование 16-битных регистровых пар. В ALU реализуется механизм каскадного выполнения простейших операций для реализации сложных команд. Так, например, при выполнении одной из команд условной передачи управления по результату сравнения в ALU трижды инкрементируется счётчик команд (PC), дважды производится чтение из RDM, выполняется арифметическое сравнение двух переменных, формируется 16-битный адрес перехода и принимается решение о том, делать или не делать переход по программе. Все перечисленные операции выполняются всего лишь за 2 мкс.

Важной особенностью ALU является его способность оперировать не только байтами, но и битами. Отдельные программно-доступные биты могут быть установлены, сброшены, инвертированы, переданы, проверены и использованы в логических операциях. Эта способность достаточно важна, поскольку для управления объектами часто применяются алгоритмы, содержащие операции над входными и выходными булевыми переменными, реализация которых средствами обычных микропроцессоров сопряжена с определенными трудностями.

Таким образом, ALU может оперировать четырьмя типами информационных объектов: булевыми (1 бит), цифровыми (4 бита), байтными (8 бит) и адресными (16 бит). В ALU выполняется 51 различная операция пересылки или преобразования этих данных. Так как используется 11 режимов адресации (7 для данных и 4 для адресов), то путем комбинирования операции и режима адресации базовое число команд 111 расширяется до 255 из 256 возможных при однобайтном коде операции.

2.3. Резидентная память программ и данных

Резидентные (размещённые на кристалле) память программ (RPM) и память данных (RDM) физически и логически разделены, имеют различные механизмы адресации, работают под управлением различных сигналов и выполняют разные функции.

Память программ RPM имеет емкость 4 Кбайта и предназначена для хранения команд, констант, управляющих слов инициализации, таблиц перекодировки входных и выходных переменных и т. п. Память имеет 16-битную шину адреса, через которую обеспечивается доступ из программного счётчика PC или из регистра-указателя данных (DPTR). DPTR выполняет функции базового регистра при косвенных переходах по программе или используется в операциях с таблицами.

Память данных RDM предназначена для хранения переменных в процессе выполнения прикладной программы, адресуется одним байтом и имеет емкость
128 байт. Кроме того, к её адресному пространству примыкают адреса регистров специальных функций, которые перечислены в табл. 1.

Память программ, так же как и память данных, может быть расширена до
64 Кбайт путем подключения внешних микросхем.

Таблица 1

Блок регистров специальных функций

Наименование

Аккумулятор

Регистр-расширитель аккумулятора

Слово состояния программы

Регистр-указатель стека

Регистр-указатель данных

Регистр приоритетов прерываний

Регистр маски прерываний

Регистр режима таймера/счётчика

Регистр управления/статуса таймера

Таймер 0 (старший байт)

Таймер 0 (младший байт)

Таймер 1 (старший байт)

Таймер 1 (младший байт)

Регистр управления приёмопередатчиком

Буфер приёмопередатчика

Регистр управления мощностью

Примечание. Регистры, имена которых отмечены знаком (*), допускают адресацию отдельных битов.

2.4. Аккумулятор и регистры общего назначения

Аккумулятор (A) является источником операнда и местом фиксации результата при выполнении арифметических, логических операций и ряда операций передачи данных. Кроме того, только с использованием аккумулятора могут быть выполнены операции сдвигов, проверка на нуль, формирование флага паритета и т. п.

В распоряжении пользователя имеется четыре банка по 8 регистров общего назначения R0–R7 (рис. 9). Однако возможно использование регистров только одного из четырёх банков, который выбирается с помощью бит регистра PSW.

2.5. Регистр слова состояния программы и его флаги

При выполнении многих команд в ALU формируется ряд признаков операции (флагов), которые фиксируются в регистре слова состояния программы (PSW). В табл. 2 приводится перечень флагов PSW, даются их символические имена и описываются условия их формирования.

Таблица 2

Формат слова состояния программы PSW

Имя и назначение

Флаг переноса. Устанавливается и сбрасывается аппаратно или программно при выполнении арифметических и логических операций

Флаг вспомогательного переноса. Устанавливается и сбрасывается только аппаратно при выполнении команд сложения и вычитания и сигнализирует о переносе или займе в бите 3

Флаг 0. Может быть установлен, сброшен или проверен программой как флаг, специфицируемый пользователем

Выбор банка регистров. Устанавливается и сбрасывается программно для выбора рабочего банка регистров (табл. 3)

Флаг переполнения. Устанавливается и сбрасывается аппаратно при выполнении арифметических операций

Не используется

Флаг паритета. Устанавливается и сбрасывается аппаратно в каждом цикле и фиксирует нечётное/чётное число единичных битов в аккумуляторе, т. е. выполняет контроль по четности

Таблица 3

Выбор рабочего банка регистров

Границы адресов

Наиболее “активным” флагом PSW является флаг переноса, который принимает участие и модифицируется в процессе выполнения множества операций, включая сложение, вычитание и сдвиги. Кроме того, флаг переноса (CY) выполняет функции “булева аккумулятора” в командах, манипулирующих с битами. Флаг переполнения (OV) фиксирует арифметическое переполнение при операциях над целыми числами со знаком и делает возможным использование арифметики в дополнительных кодах. ALU не управляет флагами селекции банка регистров (RS0, RS1), их значение полностью определяется прикладной программой и используется для выбора одного из четырёх регистровых банков.

В виде байта регистр PSW может быть представлен следующим образом:

В микропроцессорах, архитектура которых опирается на аккумулятор, большинство команд работают с ним, используя неявную адресацию. В Intel 8051 дело обстоит иначе. Хотя процессор имеет в своей основе аккумулятор, он может выполнять множество команд и без его участия. Например, данные могут быть переданы из любой ячейки RDM в любой регистр, любой регистр может быть загружен непосредственным операндом и т. д. Многие логические операции могут быть выполнены без участия аккумулятора. Кроме того, переменные могут быть инкрементированы, декрементированы и проверены без использования аккумулятора. Флаги и управляющие биты могут быть проверены и изменены аналогично.

2.6. Регистры-указатели

8-битный указатель стека (SP) может адресовать любую область RDM. Его содержимое инкрементируется прежде, чем данные будут запомнены в стеке в ходе выполнения команд PUSH и CALL. Содержимое SP декрементируется после выполнения команд POP и RET. Подобный способ адресации элементов стека называют прединкрементным/постдекрементным. В процессе инициализации микроконтроллера после сигнала RST в SP автоматически загружается код 07Н. Это значит, что если прикладная программа не переопределяет стек, то первый элемент данных в стеке будет располагаться в ячейке RDM с адресом 08Н.

Двухбайтный регистр-указатель данных DPTR обычно используется для фиксации 16-битного адреса в операциях с обращением к внешней памяти. Командами микроконтроллера регистр-указатель данных может быть использован или как 16-битный регистр, или как два независимых 8-битных регистра (DPH и DPL).

2.7. Регистры специальных функций

Регистры с символическими именами IP, IE, TMOD, TCON, SCON и PCON используются для фиксации и программного изменения управляющих бит и бит состояния схемы прерывания, таймера/счётчика, приёмопередатчика последовательного порта и для управления энергопотреблением. Подробно их организация будет описана в разделах 1.8-1.12, при рассмотрении особенностей работы микроконтроллера в различных режимах.

2.8. Устройство управления и синхронизации

Кварцевый резонатор, подключаемый к внешним выводам микроконтроллера, управляет работой внутреннего генератора, который в свою очередь формирует сигналы синхронизации. Устройство управления (CU) на основе сигналов синхронизации формирует машинный цикл фиксированной длительности, равной 12 периодам генератора. Большинство команд микроконтроллера выполняется за один машинный цикл. Некоторые команды, оперирующие с 2-байтными словами или связанные с обращением к внешней памяти, выполняются за два машинных цикла. Только команды деления и умножения требуют четырех машинных циклов. На основе этих особенностей работы устройства управления производится расчёт времени исполнения прикладных программ.

На схеме микроконтроллера к устройству управления примыкает регистр команд (IR). В его функцию входит хранение кода выполняемой команды.

Входные и выходные сигналы устройства управления и синхронизации:

1. PSEN – разрешение программной памяти,

2. ALE – выходной сигнал разрешения фиксации адреса,

3. PROG – сигнал программирования,

4. EA – блокировка работы с внутренней памятью,

5. VPP – напряжение программирования,

6. RST – сигнал общего сброса,

7. VPD – вывод резервного питания памяти от внешнего источника,

8. XTAL – входы подключения кварцевого резонатора.

2.9. Параллельные порты ввода/вывода информации

Все четыре порта (P0-P3) предназначены для ввода или вывода информации побайтно. Каждый порт содержит управляемые регистр-защёлку, входной буфер и выходной драйвер.

Выходные драйверы портов P0 и P2, а также входной буфер порта P0 используются при обращении к внешней памяти. При этом через порт P0 в режиме временного мультиплексирования сначала выводится младший байт адреса, а затем выдается или принимается байт данных. Через порт P2 выводится старший байт адреса в тех случаях, когда разрядность адреса равна 16 бит.

Все выводы порта P3 могут быть использованы для реализации альтернативных функций, перечисленных в табл. 4. Эти функции могут быть задействованы путем записи 1 в соответствующие биты регистра-защёлки (P3.0-P3.7) порта P3.

Таблица 4

Альтернативные функции порта P3

Имя и назначение

Чтение. Активный сигнал низкого уровня формируется аппаратно при обращении к внешней памяти данных

Запись. Активный сигнал низкого уровня формируется аппаратно при обращении к внешней памяти данных

Вход таймера/счётчика 1 или тест-вход

Вход таймера/счётчика 0 или тест-вход

Вход запроса прерывания 1. Воспринимается сигнал низкого уровня или срез

Вход запроса прерывания 0. Воспринимается сигнал низкого уровня или срез

Выход передатчика последовательного порта в режиме UART. Выход синхронизации в режиме регистра сдвига

Вход приёмника последовательного порта в режиме UART. Ввод/вывод данных в режиме регистра сдвига

Порт 0 является двунаправленным, а порты 1-3 - квазидвунаправленными. Каждая линия портов может быть использована независимо для ввода или вывода.

По сигналу RST в регистры-защёлки всех портов автоматически записываются единицы, настраивающие их тем самым на режим ввода.

Все порты могут быть использованы для организации ввода/вывода информации по двунаправленным линиям передачи. Однако порты P0 и P2 не могут быть использованы для этой цели в случае, если система имеет внешнюю память, связь с которой организуется через общую разделяемую шину адреса/данных, работающую в режиме временного мультиплексирования.

Обращение к портам ввода/вывода возможно с использованием команд, оперирующих с байтом, отдельным битом, произвольной комбинацией битов. При этом в тех случаях, когда порт является одновременно операндом и местом назначения результата, устройство управления автоматически реализует специальный режим, который называется “чтение-модификация-запись”. Этот режим обращения предполагает ввод сигналов не с внешних выводов порта, а из его регистра-защёлки, что позволяет исключить неправильное считывание ранее выведенной информации. Этот механизм обращения к портам реализован в командах: